TRABAJO 01- EVALUACIÓN DE MEMORIA, TEST VGA

Para el sistema de visualziación y almacenarlos en el buffer de memoria se propone el siguiente esquema de trabajo, donde el estudiante puede testear el funcionamiento del driver de la VGA

Introducción

En esta etapa, se debe tEstear los posibles cambios de memiria entender el HDL de la VGA y probar la impleemntacion en la VGA

Antes de iniciar con el laboratorio y las pruebas los estudiantes deben responde una serie de preguntas para la implementación de una memoria y la VGA en la FPGA, y evaluar los resultados a dichas preguntas por medio de simulación e implementación del repositorio dado.

Para este paquete de trabajo, deben estar inscrito en un grupo y copiar la información del siguiente link [WP01] Las respuestas deben estar diligencias en el archivo README.md de la carpeta doc.

Recuerde: Revisar las instrucciones dadas en metodología y documentación.

Desarrollo

Analizar la máxima memoria ram que se puede alojar en la FPGA, y planear el método de almacenamiento de datos para el posible video Juego que se desarrollo en la siguiente semana.

Pregunta 1:

Definir ¿Cuál es el tamaño máximo de buffer de memoria que puede crear, acorde a la FPGA?, contraste este resultado con la memoria necesaria par la la visualización en un pantalla VGA 640 X 480 de RGB444, y compruebe si es posible dejando el 50 % libre de la memoria

Pregunta 2:

Revise el datasheet de la Tarjeta de desarrollo que usted esta usando y compruebe el pinout necesario para la implementación ¿Debe realizar algún cambio en el apartado anterior y que criterios debe tener en cuanta para ello?.

se recomienda ver el siguiente video https://www.youtube.com/watch?v=l7rce6IQDWs para comprender el funcionamiento de la VGA

Simulación (TestBench):

Una vez resultas las anteriores preguntas se debe descargar el paquete de trabajo 01 de este link [WP01] Una vez aceptado el repositorio debe descargarlo en su computador, para ello debe clonar el mismo. Si no sabe cómo hacerlo revise la metodología de trabajo, donde se explica el proceso

Como se observa en la figura anterior, el bloque en rojo y las señales en amarillo indican que el grupo de trabajo deben adicionarla dicha información al proyecto test_cam para completar el funcionamiento.

El bloque en azul es el PLL que realiza el divisor de frecuencias requeridas 25Mhz, en el ejemplo este módulo se implementa con una entrada de reloj de 32Mhz y para la FPGA spartan6. Por tal motivo, es necesario que cada grupo adapte este bloque a la tarjeta que está usando. En el desarrollo del paquete de trabajo se da las indicaciones para hacer este proceso.

Una vez clone el repositorio, realice lo siguiente:

• Comprenda cada línea del código HDL del archivo TestVGA.v que se encuentra en la carpera src. Si cree necesario realice los respectivos comentarios en el mismo archivo.
• Configure los parámetros necearios par la simulacipín e implementación.
• Cree el proyecto HDL
• Modifique el archivo image.men, para que contenga todos los pixeles de un color de su prefereincai y que corresponda a la memoria calculada.
• Modifique el archivo TB_ram, con el fin de adicionar las estímulos necesarios para simular la lectura y escritura de la memoria ram. Genera la simulación
• Revise que el sistema funciona como usted lo esperaba. Realice lo comentarios necesarios en el archivo README.md.
• Ingresar a la web vga-simulator y cargar el archivo test_vga.txt, dejar los datos de configuraciòn tal cual como aparecen.
• Ejecutar submit.
• Compruebe que el resultado en la web es la siguiente imagen

• Realice la respectiva publicación del repositorio antes de la fecha dada.

Nota: Observe que en esta instancia usted no ha modificado el hardware del proyecto, por lo tanto, lo que observa en la pantalla VGA simulada, es la imagen almacenada en memoria por defecto.

Material

Para este paquete de trabajo se debe contar con:

• Pantalla con entrada VGA y cuya resolución sea 640x480.
• FPGA que cuenta con puerto VGA.
• Cable VGA.
• Plantilla del proyecto sugerido [WP01] .
• Video explicando parte del código en este link

RECUEDE: Es necesario documentar el módulo diseñado con los respectivos diagramas funcionales y estructurales y registrar la información en README.md